بسیاری از بازیکنان در فضای پلتفرم شتاب دهنده سرور که به سرعت در حال رشد است ، از چارچوبی در حال ظهور حمایت می کنند که برخی از دانشگاهیان آن را Data Center Resource Disaggregation (DRD) نامیده اند. شما با ایده انتقال حجم نرم افزار از پردازنده ها و پردازنده های فرعی آشنا هستید. این موضوع جدید نیست و حداقل به تولید کننده پردازنده بزرگ 80387 اینتل برمی گردد. DRD با ایجاد پایه GPU و SmartNIC ، کلاسهای کاملاً جدیدی از تراشه ها را برای انجام “کارهای کثیف” ایجاد می کند – و با این کار ساخت عمودی های کاملاً جدید برای برداشت توسط صنعت پردازنده.
و سپس Xilinx وجود دارد ، که در روز چهارشنبه برای اولین بار آنچه را که می تواند آچار میمون غول پیکر را به مکانیسم DRD بیندازد ، ارائه داد. Versal HBM نوعی ابر رایانه خود سازگار برای سرورها و خوشه های سرور است که روی یک کارت به همان تعداد هسته پردازشی 14 FPGA و حافظه معادل 32 ماژول DDR5-6400 قرار می گیرد.
اگر Xilinx راه خود را داشته باشد ، Versal HBM جداول سرورها را برعکس خواهد کرد ، ACAP (Adaptive Compute Accelerator Platform) این شرکت را به پردازنده بار کاری تبدیل می کند و CPU را به نوعی محافظ محیطی تنزل می دهد.
محصول ارشد Xilinx’s Versal: “فناوری سیلیکون این نقطه انعطاف را پشت سر گذاشته است که ما نمی توانیم برای رفتن به گره سیلیکون بعدی (مانند 16 نانومتر تا 7 نانومتر) متکی باشیم تا بتوانیم عملکرد را افزایش دهیم و در مصرف انرژی صرفه جویی کنیم.” مدیر خط مایک تامپسون به DCK گفت. “علاوه بر این ، در واقع در بسیاری از بازارها یک درایو برای یک سیستم عامل یا دستگاه خاص وجود دارد تا بتواند کارهای بیشتری انجام دهد.”
این می تواند به عنوان نقطه مقابل تفکیک درک شود ، و تامپسون یک مورد قانع کننده را بیان می کند. در محیط های محاسباتی لبه ای ، که مهندسان هنوز در حال کشف چارچوب های مناسب برای مراکز داده خرد هستند ، فضا برای شما بسیار مناسب است. در برخی از محیط ها که ممکن است فقط چند فوت مربع فضا داشته باشید – و این به معنای واقعی کلمه است که توسط قلاب ها به دیوار آویزان است – ساخت یک جعبه به چهار یا پنج جعبه ممکن است یک گزینه نباشد. (شکل جدیدی از زیرساخت “همگرا” که آن چهار یا پنج جعبه را برای اندازه گیری خوب روی یک لایه قرار می دهد احمقانه به نظر می رسد.)
این یک دیدگاه جالب است ، درصورتی که قرارداد ادغام آنها در اکتبر گذشته اعلام شده توسط نهادهای نظارتی اروپا تأیید شود ، از شرکتی می آید که هنوز ممکن است به یکی از تولیدکنندگان AMD تبدیل شود. در حالی که اینتل با برنامه ریزی های خود پیش می رود تا پردازنده های Xeon را به یک مرکز معماری تفکیک شده تبدیل کند ، جایی که SmartNIC به کلاس پردازنده قدرتمندتری تبدیل می شود که اینتل با IPU تماس می گیرد ، اما این حرکت Xilinx می تواند AMD را به جهت دیگری ببرد.
مقیاس گذاری در
موضوع این جهت متفاوت می تواند ادغام دقیق تر باشد. به طور تصورآمیز ، یک چارچوب سرور کلاس سازمانی می تواند بر اساس آنچه AMD قبلاً با GPU های Instinct ایجاد کرده است ، طراحی شده است تا کاملاً با پردازنده های سرور Epyc تلفیق شود.
آنچه Xilinx’s Versal HBM (حافظه با پهنای باند بالا) برای چنین بستری به ارمغان می آورد ، کلاس جدیدی از حافظه اختصاصی و پرسرعت است که نیازی به تفکیک نیست – مانند نمونه CXL نوظهور مورد حمایت Rambus – مفید در یک محیط با عملکرد بالا.
تامپسون اظهار داشت: “به خصوص در محاسبات با كارآیی بالا ، و برای AI / ML حافظه اصلی ترین تنگنا است.” “این اصلی ترین چیزی است که ما در اینجا به دنبال کاهش آن هستیم: حافظه و گلوگاه های دسترسی. ما در تلاش هستیم تا داده های بزرگ ، مشکلات پهنای باند را حل کنیم. “
مکانی که ممکن است از ورود Versal HBM به بازار استقبال کند ، می تواند مراکز داده خرد برای شبکه های بی سیم 5G و شبکه های تحویل محتوا باشد. اینها بالاترین مصرف کننده پهنای باند روی کره زمین هستند و محاسبات لبه ای خواستار این است که این وظایف پردازشی به مشتریان و مصرف کنندگان داده نزدیک شوند.
ادعای تامپسون این است که معماری تفکیک شده حافظه مانند Compute Express Link بسته به نحوه تنظیم آن می تواند مجازات تأخیر یا مجازات برق را اعمال کند. وی استدلال کرد که پهنای باند ورودی / خروجی را بین اجزای جداگانه افزایش دهید و میزان انرژی مصرفی را افزایش دهید. از طرف دیگر ، تراشه های حافظه را در یک آرایش سه بعدی با هم قرار دهید ، همانطور که Micron Technologies سعی کرده با مکعب های حافظه ترکیبی (HMC) انجام دهد و هزینه قابل توجهی را برای تأخیر پرداخت کند.
(اکنون بیش از پنج سال استدلال شده است که آیا HBM یا HMC مجازات تأخیر بالاتری را متحمل می شود. استدلال تامپسون توسط برخی از مهندسان در این فضا پشتیبانی می شود که معتقدند در حالی که بافر شدید HMC یک بسته ارتباطی مانند را امکان پذیر می کند) رابط مبتنی بر پردازنده ، با استفاده از این رابط مجازات تأخیر را تحمل می کند.)
تامپسون به ما گفت: “من فکر می کنم HBM مطمئناً یک راه حل طولانی مدت است.” یک جعبه حافظه تفکیک شده CXL می تواند تعداد زیادی ترابایت را در خود جای دهد. با این حال ، اگر پایگاه داده های حافظه ای که برای چنین جعبه ای مهندسی شده اند ، از یک رابط سریال سازی شده استفاده می کنند ، پس از رشد اندازه پایگاه داده ، جعبه مزایای کمتری نسبت به ذخیره سازی حالت جامد امروزی فراهم می کند.
وی گفت: “به طور كلی ، تلفیق حافظه در داخل یك بسته سریعتر و كمتر از داشتن حافظه خارج از بسته است.”
“رویای جعبه سفید”
Arm’s Cortex-A72 پردازش اسکالر معمولی را انجام می دهد ، در حالی که پردازنده دوم Arm ، Cortex-RSF ، به کارهای پردازش در زمان واقعی محول می شود. این همه چیز معمولی است. اما این SoC ها از طریق شبکه روی تراشه به آنچه Xilinx به عنوان “سخت افزار قابل انعطاف” توصیف می کند متصل می شوند که در حال حاضر توسط نوع پرده ای که معمولاً برای جادوگران اختصاص دارد ، پوشانده می شود.
آیا Xilinx به طور جدی در مورد مقیاسی از پردازنده سنگین کار صحبت می کند که می تواند در نتیجه باعث کاهش نیاز به توان پردازنده شود ، تنش را باز کند و چرخه عمر خود را به طور قابل تصور افزایش دهد؟ این نوعی تأثیر است که می تواند والدین شرکتی آینده آن را تحت تأثیر قرار دهد – و نه لزوماً به روش خوب.
تامپسون پاسخ داد: “من مطمئناً چنین اعتقادی دارم.” وی برای بارهای کاری مانند موتورهای پیشنهادی برای سایتهای تجارت الکترونیکی ، “حذف 200 سرور از یک بار کاری مشخص امکان پذیر است … شاید بجای داشتن CPU پیشرفته اینتل ، انجام این همه هماهنگی ممکن باشد ، برخی دیگر پایین تر CPU بازوی هزینه. شاید این چیزی شبیه به چیزی است که امروز در تلفن های همراه ما اجرا می شود. شاید این کمی مثال افراطی باشد ، اما بله ، من معتقدم که می توان با توجه به رویای جعبه سفید شتاب دهنده ها ، عملکردهای CPU میزبان را کاهش داد. “
Xilinx اسناد برنامه ریزی شده برای توسعه دهندگان نرم افزار Versal HBM را امروز اعلام کرد. ابزارهای توسعه دهندگان زمانی در نیمه دوم سال در دسترس قرار می گیرند و قرار است نمونه برداری از نیمه اول سال 2022 آغاز شود.